

(11)Publication number : 01-189695

(43)Date of publication of application : 28.07.1989

(51)Int.Cl.

G09G 3/14  
G01R 19/165

(21)Application number : 63-014193

(71)Applicant : YOKOGAWA ELECTRIC CORP

(22)Date of filing : 25.01.1988


(72)Inventor : YOSHIDA YUJI

#### (54) LED DISPLAY DEVICE

##### (57)Abstract:

**PURPOSE:** To obtain an LED display device capable of driving a large number of LED displays by minimum hardware by providing a display part possessing plural LED display parts, a readable/writable dual port memory and a display driving part.

**CONSTITUTION:** The display part 1 is provided with the plural display parts 1a1W1a4 which are arranged in the form of matrix by element and allocated to the address space of the memory. A CPU 3 asynchronously writes and stores data instructing the turning on/off of LED elements in the dual port memory S-RAM 2. On the other hand, a dynamic lighting controller 4a in the display driving part 4 reads out one division in an LED matrix from an address 0D to address 3D in that order by time t1, for instance. A latch circuit 4b latch- outputs the data in the time t1, a source driver 1b drives one division of the display part 1a, which is allocated to correspond with the address space of the RAM 2, while a synchronous driver 1c drives one division of the display part 1a based on address data. Hence onward, the same action is repeated.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平1-189695

⑬ Int. Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 平成1年(1989)7月28日

G 09 G 3/14  
G 01 R 19/165

7335-5C  
V-8606-2G

審査請求 未請求 請求項の数 1 (全5頁)

⑮ 発明の名称 LED表示装置

⑯ 特 願 昭63-14193

⑰ 出 願 昭63(1988)1月25日

⑱ 発 明 者 吉 田 雄 治 東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

⑲ 出 願 人 横河電機株式会社 東京都武蔵野市中町2丁目9番32号

⑳ 代 理 人 弁理士 小沢 信助

明 細 書

1. 発明の名称

LED表示装置。

2. 特許請求の範囲

複数のLED表示器を素子単位でマトリックス状に配置してメモリのアドレス空間に対応して割当てたLED表示部を有する表示部と、CPU側から前記LED表示部のオン/オフ・データが同時に書込可能であり且つ表示部側からこの書込まれたオン/オフ・データを非同期で読出可能なデュアル・ポート・メモリと、該デュアル・ポート・メモリと前記表示部との間に設けられて前記デュアル・ポート・メモリに書込まれた前記オン/オフ・データを非同期で読出して前記表示部を駆動する表示駆動部と、を具備して成る事を特徴とするLED表示装置。

3. 発明の詳細な説明

<産業上の利用分野>

本発明は、多くの数と種類のLED表示器を有したLED表示部を1系統の表示駆動部を用いて、

リアルタイムで駆動する構成のLED表示装置に関する。

<従来の技術>

従来の公知のこの種のLED表示装置はない。

<発明が解決しようとする問題点>

従来のLED表示装置においては、LED表示器のオン/オフの制御(データの書込み)をCPUを使用して行う場合には、LED表示器々にオン/オフ・データを与えるレジスタ機能を持つハードウェアを用意する必要があるため、その機能や種類によって、個別に、表示駆動回路を有する駆動構成をとらざるを得ない。この様に、LED表示器の種類に対応してハードウェアもほぼ同様に増大し、コストアップにつながっていた、という問題がある。

本発明は、この従来の技術の問題点に鑑みてなされたものであって、数多くのLED表示器で構成されたLED表示部の駆動部分のハードウェアを、極力簡略化し、コスト低減を図ったLED表示装置を提供することを目的とする。

＜問題点を解決するための手段＞

上述の目的を達成するための本発明のLED表示装置は、複数のLED表示器を素子単位でマトリックス状に配置してメモリのアドレス空間に対応して割振ったLED表示部を有する表示部と、CPU側から前記LED表示部のオン/オフ・データが何時でも込可能であり且つ表示部側からこの書き込まれたオン/オフ・データを非同期で読出可能なデュアル・ポート・メモリと、該デュアル・ポート・メモリと前記表示部との間に設けられて前記デュアル・ポート・メモリに書き込まれた前記オン/オフ・データを非同期で読出して前記表示部を駆動する表示駆動部と、により構成されるものである。

＜実施例＞

以下本発明の実施例を図面に基づき詳細に説明する。

第1図は本発明のLED表示装置のブロック系統図である。

第1図において、1は表示部である。この表示

— 3 —

出可能（0番地からn番地迄読んだら再び0番地に戻って読出す）な例えば8ビット構成のデュアル・ポート・メモリ（デュアル・ポート・S-RAM、以下「S-RAM」と略称する）である。即ち、4はS-RAM2と表示部1との間に設けられて、S-RAM2に書き込まれたLED素子のオン/オフ・データを非同期で読出して表示部1のソースドライバ1bとシンクドライバ1cをダイナミックに表示駆動する表示駆動部である。この表示駆動部4は例えば、ダイナミック点灯コントローラ4aと、順次読み出した例えば4バイト分のデータをラッチするためのラッチ回路4bとから成る。尚、ラッチ回路4bは必要に応じて設けられる。即ち、この第1図の場合は、S-RAMを8ビットで構成し、LED表示部1aを32×32素子構造のLEDマトリックスとした場合で示すのでラッチ回路4bを設けたが、S-RAMをLEDマトリックスに対応した大きな容量とすれば不要とすることができる。

第2図、第3図は第1図の動作の説明に供する

— 5 —

部1は、複数のLED表示器を素子単位でマトリックス状に配置してメモリのアドレス空間に対応して割振った例えば32×32素子構造のLEDマトリックスとしたLED表示部1aと、このLED表示部1aを駆動するソースドライバ1bと例えば32分割して順次ドライブするシンクドライバ1cとから成る。尚、LED表示部1aの複数のLED表示器の具体的構成例は、7セグメント数字LED表示器1a<sub>1</sub>、運転モード表示等に使用される丸形LED表示器1a<sub>2</sub>、バーグラフLED表示器1a<sub>3</sub>、文字等のバックライト用の面発光LED表示器1a<sub>4</sub>等が夫々素子単位でマトリックス状に配置されているものとする。2は、片ポートがCPU3に接続されて、このCPU3からLED表示部1aのLED素子のオン/オフ・データが何時でもLED素子に対応して割振られた0～n番地のエリアに書き込み・貯蓄され、且つ他方のポートが表示部側の以下に詳述する表示駆動部に接続し、書き込まれたLED素子のオン/オフ・データをダイナミックに（非同期で）読

— 4 —

出であり、特に第2図はフローチャートを表わし第3図はタイムチャートを表わす。以下この第2図、第3図を用いながら第1図の説明を続ける。

第1図乃至第3図において、電源を入れて、CPU3を用いて片側ポートからS-RAM2にLED素子の初期オン/オフ・データを表示部側とは非同期で書き込み貯蓄する。この書き込み作業は、一定時間経過（ウェイト）した後に、LED素子のオン/オフ・データを変更する必要がある場合に、この変更するデータをS-RAM2に変更・書き込む。このような書き込み作業は電源をオフとするまで継続して続けられる。

一方、表示部側の表示駆動部4からS-RAM2に対して、前記書き込み作業とは非同期でこの書き込まれたLED素子のオン/オフ・データの読出アクセスが行なわれる。即ち、表示駆動部4のダイナミック点灯コントローラ4aは、例えば第3図時刻t<sub>1</sub>までにLEDマトリックスの1分割目について、S-RAM2の0番地迄データをCPU側とは非同

— 6 —

期で読出す（第3図の波形は1/32のデューティ比と成っている場合で表わす）。この読出したデータを時刻 $t_1$ にラッチ回路4bで4バイト分のデータとしてソースドライバー1bにラッチ出力し、ソースドライバー1bでこのデータについてS-RAM2のアドレス空間に対応して割振ったLEDマトリックスとしたLED表示部1aの1分割目をドライブする。一方シンクドライバー1cは時刻 $t_1$ においてダイナミック点灯コントローラ4aからのアドレスデータに基づいてLED表示部1aの1分割目をドライブする。以下同様にして、時刻 $t_2$ で2分割目について行なわれる。即ち、S-RAM2の40～70番地迄データがラッチ回路4bを介してソースドライバー1bに導かれ、同時にシンクドライバー1cもダイナミック点灯コントローラ4aからのアドレスデータに基づいてLED表示部1aの2分割目をドライブする。更に以下同様にして1240～1270番地の32分割目迄の読出表示動作が行なわれる。

— 7 —

(S-RAM)、4…表示駆動部。

代理人 弁理士 小沢信和



#### ＜発明の効果＞

以上、実施例と共に具体的に本発明を説明したように、本発明のLED表示装置によれば、LED素子をマトリックス状に配置することにより最少のドライバーで駆動することができる。又、S-RAMを使用することと合わせて表示駆動部を簡略化でき（LED表示器が多い場合、ダイナミック点灯のコントロールをCPUで行うのはハードウェアは減少するがCPUの負荷が高くなり、そのコントロールには制限があるが、本発明においてはダイナミック点灯のコントロールを専用のハードウェアで行う事を前提としたので簡略化ができる）、最少のハードウェア構成で数多くのLED表示装置を実現できるという効果がある。

#### 4. 図面の簡単な説明


第1図は本発明のLED表示装置のブロック系統図、第2図、第3図は第1図の動作の説明に供する図である。

1…表示部、2…デュアル・ポート・メモリ


— 8 —

— 9 —

第 1 図



第 2 図



第 3 図

